THIN FILM TRANSISTOR

Patent number: JP1068727
Publication date: 1989-03-14

Inventor: WAKAI HARUO

Applicant: CASIO COMPUTER CO LTD

Classification:
- international: G02F1/1368; G02F1/1333; G02F1/133; (IPC1-7): G02F1/133;

H01L27/12; H01L29/78


- european: G02F1/1368

Application number: JP19870225820 19870909 Priority number(s): JP19870225820 19870909

Report a data error here

Abstract of JP1068727

PURPOSE:To securely connect a transparent picture element electrode and a source electrode without increasing the thickness of the transparent picture element electrode by providing the transparent picture element electrode on a transparent insulating layer and connecting the picture element electrode and source electrode through a contact hole wherein a plating layer is charged. CONSTITUTION: The contact hole 19 is formed in the transparent insulating layer 18 from its top surface to the source electrode 13 and the plating layer 20 is charged therein. This plating layer 20 flattens the step on the surface of the transparent insulating layer 18 and the transparent picture element electrode 5 of about 500Angstrom in thickness is formed on the top surface of the transparent insulating layer 18 and plating layer 20 and connected electrically to the source electrode 13 through the plating layer 20. Consequently, excellent connection states are obtained between the source electrode 13 and plating layer 20, and plating layer 20 and transparent picture element electrode 5, so that the source electrode 13 and transparent picture element electrode 5 are connected electrically and surely.



Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

①特許出願公開

四公開特許公報(A)

昭64-68727

@Int_Cl.4

識別記号

庁内整理番号

母公開 昭和64年(1989)3月14日

G 02 F H 01 L

327

7370-2H -7514-5F

29/78

3 1 1

A - 7925-5F

審査請求 未請求 発明の数 1 (全7頁)

49発明の名称

薄膜トランジスタ

昭62-225820 20特 顖

昭62(1987) 9月9日 ❷出

若 井 勿発 明 者

東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

カシオ計算機株式会社 の出 願 人

東京都新宿区西新宿2丁目6番1号

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

透明絶縁基板上に形成された、少なくともゲー ト電極、ゲート絶縁層、半導体層、ドレイン電極 及びソース電極より成るトランジスタ領域と、

前記透明絶縁基板上に前記トランジスタ領域を 覆って形成された透明絶縁層と、

該透明絶縁層にその表面から前記ソース電極ま で形成されたコンタクトホールと、

該コンタクトホール内に充填されたメッキ層と、 前記透明絶縁眉上に形成され、前記メッキ層を 介して前記ソース電極に接続された透明画素電極 とを備えたことを特徴とする薄膜トランジスタ。

3. 発明の詳細な説明

(発明の技術分野)

本発明は、アクティブマトリクスディスプレイ 等にスイッチング素子として使用される薄膜トラ ンジスタ(Thin Film Transistor、以下TFTと 称す)に関する。

(従来の技術)

第4図はTV等の画像表示装置として利用され ているアクティブマトリクスディスプレイ1の概 念図である。アクティプマトリクスディスプレイ 1は、その一方の側にマトリクスパネル! a を備 えている。このマトリクスパネル1aは、ガラス の如き透明な絶縁基板2上にマトリクス状に配列 された各画素毎に設けられた透明画素電極5と、 これら透明画素電極5間を交差するように走って いる信号線(ドレイン線)3及び走査線(ゲート 線)4と、各透明画素電極5毎に配設形成された TFT6とからなっている。また、マトリクスパ ネル1aと対向する側には、一面に透明電極8の 形成されたガラス基板9を備え、マトリクスパネ ル1 a と透明電極 8 との間に液晶 7 を封入するこ とによってアクティブマトリクスディスプレイ1 が構成されている。

第5図は、第4図に示したマトリクスパネル 1 a 内の任意のTFT6及びその近傍における電

特開昭64-68727(2)

極及び配線の配置状態を示した平面図である。第 5 図に示すように、TFT6の形成領域において、 走査線4を信号線3との交差部分でわずかに突出 させ、この突出部をTFT6のゲート電極14と すると共に、このゲート電極14上に半導体層1 6を介して位置する信号線3の一部をTFT6の ドレイン電極12とし、またゲート電極14上の 半源体層16上から透明画素電極5上にかけて電 極を形成し、これをTFT6のソース電極13と している。

第6図は、第5図に示したTFT6及びその近 物のA-A拡大断面図である。第6図に示すよう に、絶縁基板2上にゲート電極14が形成され、 このゲート電極14上及び絶縁基板2上を覆って 酸化シリコン若しくは窒化シリコン等の絶縁層 (ゲート絶縁膜)11が形成される。ゲート電極 14の上方及びその近辺には、絶縁層11を介し てアモルファスシリコン(a-Si)等からなる半 導体層16が形成される。更に絶縁層11上には、 半導体層16と近接した位置に、1T〇(Indium (In) - Tin (Sn) - Oxide) 等からなる透明画 素電極 5 が形成される。半導体層 1 6 上であって、 ゲート電極 1 4 の両端部の上方には、ハイドープ のコンタクト層 1 5 を介してドレイン電極 1 2 と ソース 電極 1 3 が形成される。この際、ソース 電 極 1 3 の一部が透明画素電極 5 に接続される。こ のように構成されたTFT 6 は、ゲート電極 1 4 とドレイン及びソース電極 1 2 . 1 3 とが半導体 層 1 6 に関して互いに異なる平面上にあるもので、 逆スタガ型と称されている。

(従来技術の問題点)

第4図〜第6図で示したTFT6では、上述したように、透明画素電極5とソース電極13及びドレイン電極12とが同一平面上に配設されている。そのため、特に第5図に示した電極等の配置状態から明らかな様に、ドレイン電極12から延びた信号線3と透明画素電極5との間で短絡を生じ易いという問題がある。

そこで、このような短絡を防止するために、透 明画素電極 5 と信号線 3 間には、これらを形成す

る場合の加工精度及びアライメント精度から。ここれの間隔しを設けるようにしていいる。ここの間隔しを設けるような広いのでは、通常、例えば20μm以上とい間隔していいである。ところが、このような広いにでいている。とこの短絡は防止されるが、すなわちには、はいの面積が小さくなり、という問題のである。例えば、マトリクスがするというの面積がは、マトリクスがする上記間隔してののである。間口率は、上記間隔してのの面積の割合である間口率は、上記間隔しをは、収の20μmとした場合であってしまう。

この様な問題を解決するため、本発明者は、ソース及びドレイン電極上を透明能縁層で覆い、この透明絶縁層上に透明画素電極を形成し、これと同時に、透明画素電極とソース電極とをコンタクトホールを介して接続する構成のTFTを開発した。

ところが、透明画素電極及びこれとソース電板 とのコンタクト領域がスパックリングによって同 時工程で形成されることから、以下のような問題点を生じることがわかった。すなわち、前述した短絡を確実に防止する必要により透明絶経層に十分な厚みを持たせているが、これに伴い上記コンタクトホールの深さも2000~3000 A 程度と深くを確実に接続させるだけの厚みを上記コンタクト領域に持たせるだめには、これと同時工程で形成ければならない。このように透明画素電極の厚みが透明画素電極の厚みを2000 A 以上にしなければならない。このように透明画素電極の厚みが透明すると、光透過すると、その加工精度が低下すると共に、光透過率の低下という問題も生じてくる。

(発明の目的)

本発明は、上記問題点に鑑み、透明画素電極とドレイン電極(ドレイン線)間の短絡を無くし、同時に有効表示面積を極めて広くとることができ、しかも透明画素電極とソース電極間を確実に接続できる薄膜トランジスタ(TFT)を提供することを目的とする。

特開昭64-68727(3)

(発明の要点)

本発明は、上記目的を達成するために、トランジスタ領域の形成された透明絶縁基板上を透明絶縁層で覆い、その上に透明西素電極を設け、メッキ層の充塡されたコンタクトホールを介して透明西素電極とソース電極を接続したことを要点とする。

(実 施 例)

以下、本発明の実施例について、図面を参照しながら説明する。

第1図は本発明の一実施例の構成を示す断面図であり、第2図は本実施例のTFTをアクティブマトリクスディスプレイ(第4図参照)に採用した場合の同TFT及びその近傍における電極及び配線の配置状態を示す平面図である。すなわち、第2図のB—B拡大断面図が第1図に相当する。

まず、透明な絶縁基板 2 上には、第1図に示すように厚さ1000 人程度のゲート電極 1 4 が形成され、更に第2図に示すように上記ゲート電極 1 4 に接続された走査線 (ゲート線) 4 が長く延びて

配設されている。これらゲート電極14及び走査線4は、第1図に示すように、厚さ3000 A程度の 絶縁層(ゲート絶縁膜)11で関われている。ゲート電極14の上方及びその近辺には、絶縁的なるの上方及びテススリコンは、終からないる。厚さ1000 A程度の半導体層16が形成を140のコンをの半導体層16上ででのファスト層14の両ンをのからなる厚さ500 A程度のコンタクトレインで極13が形成されている。走るによりでであって、それぞれ厚さ1000 A程度のいる。走るに発信13が形成すまようにに接層11上には、第2回に大力にによりででを12とソースには、第2回に大力には、第2回に大力には、第2回に大力には、第2回によりの領域が上記ドレイン電極12となっている。

更に、本実施例では、上述したようなゲート電極14、絶縁層11、半導体層16、コンタクト層15、ドレイン電極12及びソース電極13から構成されるトランジスク領域と、信号線3及び走査線4とが、第1図に示すように、表面の平坦

な透明絶経暦18によって覆われている。透明絶経暦18の上面からドレイン電極12及びでである。で極13000 A 程度である。このような透明絶縁暦18の上面からソースを極13にかけてコンタクトホール19が形成。この中はメッキ暦20で充塡されている。この段をではより、透明絶縁暦18の表面の段差をである。このようにより、透明を発暦18及びよった暦20の上面に厚さ500 A 程度の透明画素電極5が形成され、これに定り透明画素電極5はメッキ暦20を介しソース電極13に電気的に接続される。

以上のように構成された本実施例のTFTでは、第1図に明らかなように、ドレイン電極12(及びこれに接続されて延びている信号線3)と透明 西素電極5とが透明絶縁暦18を介して互いに異なる平面上に形成されている。このことから、第6図に示したように各電極を同一平面上に形成した従来のTFTの構造と比較して、信号線3と透明西素電極5間の距離(上下方向の距離)を大き

くとることができ、よってその間の短絡を大幅に 減少させることができる。

また、上述したはの電極5が透明を 経暦18を介して他の電極及び配線とは別田上 にあって短絡なことかか線)3及び走のの のであることがの領域にあった。 にあっなように、は6号線(ドレイン線)3及び走明 のであることがの領域に5を配設することができる。 でですることができる。 でではくなができる。 は付けてなくでではないできる。 は付けまれたをきないできる。 ではないではくなができる。 は付けまれた。 では、1000年では、1000

しかも、本実施例では、上述したようにコンタクトホール19内に予めメッキ層20を充塡して表面の段差をなくし、その後に透明画架電極5を

特開昭64-68727(4)

形成している。そのため、ソース電極13とメを も 2 0 との間及びメッキ暦20と透明画表では 5 との間では、いずれも良好な接続状態を得ることができ、よって平電極13とできる。 5 とを電気的に確実に接続することできる。 では気明画素電極5の厚みがメッキ暦20と記録み は例えば 500 人程度にする。 従ってる は例えば 500 人程度になる。 従生じる所 は例えば 500 人程度になる。 従生じる所 に配素電極5を厚くすることによって生じる所 たいまでも に配素である。 との にはの にはの にはいる。 との にはいる。 との にはいる。 という にはない。

次に第3図(a)~(5)を参照して、上記構成のTF Tの製造工程を説明する。

まず、第3図(a)に示すように、表面の洗浄された透明な絶縁基板2上に、スパッタリング或いは蒸着等で例えば1000人厚程度の金属膜を被着し、この金属膜をフォトリングラフィ法等でパターニングすることによって、ゲート電極14及び走査線(ゲート線、第2図及び第4図参照)4を形成する。絶縁基板2としてはガラス、石英、サファ

イア等を用いることができ、またゲート電極14 及び走査線4としてはクロム、チクン、タングス テン、タンタル、鋼等の金属を用いることができ る。

その後、第3図(b)に示すように、、ゲート電極 14及び走査線(ゲート線)4を覆かして、 絶縁 花でて、 絶縁 花でて、 絶縁 花でて、 絶縁 花でで、 りの一面に絶縁 層 (ゲート 絶縁 腰) 11を 応成 N の の と を は ない の の と で と り 例えば 3000 人 厚に 形 の い と い と い で ま は ない コンン (S i O s

ァスシリコン以外にも、アモルファスの炭化シリ

コン (SiC)、テルル、セレン、ゲルマニウム、 硫化カドミウム (CdS)、カドミウムセレン (CdSe) 等を用いることができる。

次に、コンタクト層15及び絶縁層11を覆づように落着もしくはスパックリング等で例えば 1000 A 厚程度の金属膜を形成し、この金属等での金属膜をアポトリングラフィ法等でのより、第3図は にいている でんかった でんしょう でんから でいた はいない はい でいない はい でいない はい のの金属を用いることができる。

以上の工程により、絶縁基板 2 上にトランジスク領域 1 7 が形成される。次に、上記トランジスク領域 1 7 、走査線(ゲート線) 4 及び信号線(ドレイン線) 3 の形成された組縁層 1 1 上を覆って、第 3 図 (e)に示す様に、表面の平坦化された

透明絶縁暦18をスピンコート法等により形成する。透明絶縁暦18としてはポリイミド、アクリル、あるいはシラノール系化合物の強布、焼成のよって形成された絶縁膜(SOC膜)等の透明な料線膜を使用でき、その上面からソース及びドレイン電極13.12までの厚さが例えば3000人程度となるようにする。続いて、通常のエッチング等を利用して、透明絶縁階18の上面からソース電極12にかけてコンタクトホール19を形成する。

次に、これまでの工程で得られた累子の全体を無電解メッキ液に浸すことにより、第3図(のに示すように、コンタクトホール19内にメッキ酒20を充填し、透明絶縁層18の表面の段差をなくする。この場合、コンタクトホール19のみ金属の辞出面が存在13~とから、メッキ被中ではこのソースで極13 上にのみメッキ材が折出していき、最終的によっとのクトホール19内をメッキ材で理めることができる。ソース電極13がアルミニウム、銅、クできる。ソースで極13がアルミニウム、銅、ク

特開昭64-68727(5)

ロム、タングステン、タンタル等でできている場合は、ニッケル、金、銀、クロム等をメッキ材と する無電解メッキ液を使用できる。

そして最後に、第3図のに示す様に、透明絶縁層18及びメッキ層20上に透明電極材料を例えば 500人厚にスパックリングし、これをパターニングすることにより、各画素領域毎に透明画素電極5を形成する(第2図参照)。この際、透明絶縁層18上の透明画素電極5とソース電極13とがメッキ層20を介して電気的に接続される。透明電極材料としては、敵化錫(SnOェ)、酸化インジウム(1nOェ)、、JTO等を使用できる。

上述した製造工程では、一般に不良の発生しやすい透明画素で極5の形成工程が最終工程となるので、たとえこの工程で不良が発生した場合であっても、直前の工程からのやり直しが可能である。よって、ほとんど無欠陥でTFTマトリクスアレイを作成でき、ほぼ100 %完成品のアクティブマトリクスディスプレイとすることも可能である。

また、TFT特性を測定する場合は、透明画素

電極 5 を形成した時点で行うことができるという 利点もある。

更に、透明铯緑暦18の形成工程後はメッキ工程及びスパックリングによる透明画素電極5の形成工程だけであることから、透明絶緑暦18はスパックリングの温度(高々150 で程度)に耐えうるものであればよく、よって上述したポリイミドやアクリル等のような耐熱性の低い材料も使用できる。

(発明の効果)

以上説明したように、本発明によれば、ドレイン電極と透明画素電極とを透明絶縁層を介して互いに別平面に形成したことにより、透明画素電極とドレイン電極(信号線)との短絡をなくすることができ、しかも透明画素電極の面積を拡げて有効要示面積を著しく大きくとることができる。

しかも、コンタクトホール内にはメッキ層を充 域し、このメッキ層を介して透明画素電極とソース電極とを接続したことにより、透明画素電極の 厚みを増加させることなしに上記の接続を確実に

行うことができる。

更に、本発明のTFTを製造する場合は、透明 画業電極の形成工程を最終工程とすることができ るために、この工程で多く発生しやすい不良を発 見して単独で再形成が可能となり、既にマトリク スアレイとして形成済の他のTFTを無駄にする こともなくなる。

4. 図面の簡単な説明

第1図は本発明の一実施例の構成を示す断面図、 第2図は第1図に示したTFT及びその近傍に おける電極及び配線の配置状態を示す平面図、

第3図(a)~(5)は同実施例の薄膜トランジスタ (TFT)の製造工程図、

第4図は従来のアクティブマトリクスディスプ レイの概念図、

第5図は第4図のマトリクスパネル1a内の任 きのTFT及びその近傍における電極及び配線の 配置状態を示す平面図、

第6図は第5図に示したTFT及びその近傍の A-A拡大断面図である。 2・・・絶縁基板、

3・・・信号線(ドレイン線)、

4・・・走査線(ゲート線)、

5・・・透明画素電板、

11・・・絶縁層(ゲート絶縁膜)、

12・・・ドレイン電極、

13・・・ソース電極、

14・・・ゲート電極、

15・・・コンタクト層、

16・・・半導体層、

17・・・トランジスタ領域、


18 · · · 透明铯緑層、

19・・・コンタクトホール、

20・・・メッキ層.

特許出願人 カシオ計算機株式会社


特開昭64-68727 (6)



3 16 19,20 14 B B S S


第 1 図


第 2 図



第 3 図

特開昭64-68727(7)





第 6 図